000 01319cam0 22003491ib4500
001 BY-MI0000-br60880
005 20211222123801.0
100 ^a20110401d1990 y0rusy50 ca
101 0 ^arus
102 ^aRU
105 ^aa z 000yy
200 1 ^aПроектирование тестопригодных логических схем
^fБеннеттс Р.Д
^gПер. с англ. Л.В.Дербунович
210 ^aМ.
^cРадио и связь
^d1990
215 ^a177 с.
300 ^aПервод изд.: Design of testable logic circuits / R.G.Bennetts (London etc.).
320 ^aБиблиогр.: с. 168-176
610 0 ^aМИКРОЭЛЕКТРОНИКА
610 0 ^aЛОГИЧЕСКИЕ СХЕМЫ
610 0 ^aТЕСТИРОВАНИЕ
610 0 ^aМІКРАЭЛЕКТРОНІКА
610 0 ^aЛАГІЧНЫЯ СХЕМЫ
610 0 ^aТЭСЦІРАВАННЕ
686 ^a32.844.1-02
^v2
^2rubbk
686 ^a47.33.31
^v4
^2rugasnti
690 ^a1
^2Base
^9BY-MI0000
^xRSEK
700 1 ^aБеннеттс
^bР. Д.
702 1 ^aДербунович
^bЛ. В.
^4730
801 0 ^aBY
^bBY-MI0000
^c20110401
^gpsbo
801 2 ^aBY
^bBY-MI0000
^c20190320
^gpsbo
899 ^aBY-MI0000
^h32.844.1-02
^iБ 46